## DEDI AVAILABLE COPY

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-073974

(43)Date of publication of application: 08.05.1982

(51)Int.CI.

H01L 29/78 H01L 21/302

H01L 29/60

(21)Application number : 55-149351

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

27.10.1980

(72)Inventor: SAIGO TAKASHI


KUROSAWA AKIRA

### (54) MANUFACTURE OF MOST TYPE SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To prevent the disconnection of a wire and to suppress the variation in the threshold voltage by forming a recess on a part of a semiconductor substrate to isolate source and drain regions, forming a gate insulating film on the recess, laminating a polycrystalline Si layer and a nitrided layer on the overall surface, and performing a reactive ion etching.

CONSTITUTION: A thick field oxidized film 43 is formed on the periphery of a P type Si substrate 41, ions are injected on an element region 42 surrounded by the film, and an n+ type layer 44 is formed consequtively thereto by a heat treatment. Subsequently, a resist film 45 is coated on the overall surface, the film 45 is removed corresponding to the gate region, is then etched to form a recess intruded into the substrate 41, and source and drain regions 44a, 44b are formed at both sides. Thereafter, the film 45 is removed, a gate



oxidized film 46 is newly covered, and a polycrystalline Si layer 47 and an Si3N4 film 48 are laminated thereon. Then, reactive ion etching is performed to remain at the gate electrode 47 made of the layer 47 only in the recess, and unnecessary layer 47 and the film 48 are removed.

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (9) 日本国特許庁 (JP)

① 特許出願公開

## ⑫公開特許公報(A)

昭57—73974

⑤Int. Cl.³H 01 L 29/78

29/78 21/302 29/60 識別記号

庁内整理番号 7377—5F 7131—5F 7638—5F **公**公開 昭和57年(1982)5月8日

発明の数 1 審査請求 未請求

(全 4 頁)

#### MOS型半導体装置の製造方法

@特

願 昭55-149351

22出

願 昭55(1980)10月27日

⑫発 明 者 西郷孝

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内 @発 明 者 黒沢景

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

⑩代 理 人 弁理士 則近憲佑 外1名

明細 粗

1. 発明の名称 MOS 型半導体装置の製造方法

#### 2. 特許請求の範囲

3. 発明の詳細な説明

本発明は、MOS型半導体装置の製造方法に関する。

従来、MOS型半導体装置は高集段化,高密度化が可能であることより広く用いられている。しかしながら、素子の強細化に伴い、短チャンネル効

果によるしきい値電圧の変動や、配線の設切れによる歩留まりの低下などが問題となつてきている。 とのようなことから、第1回に示す構造のMOS 型半導体装置が提案されている。そして、その製

造方法としては、まずり型の単結晶シリコン基体1に酸業イオンを選択的に注入して、基体1内部に分一ト絶縁膜2を形成すると共に島状の単結晶シリコングート地で3を形成する。次にグートを設して、ソース領域、ドレイン領域となったがである。とのようにして級4、ドレイン領域5及びグート電便3の取出し配級7、8、9を形成する。このようにし

しかしながら、かかる方法ではソース領域4及びドレイン領域5をゲート電極3と容易かつ確実に分離できないこと、更にゲート酸化腱形成に酸素イオン注入を行なつているために、ゲート電極のダメージが問題となる、等の難点があつた。

て第1凶に示すようなMOS型半導体装置を造る。

本発明は上記離点に縮みなされたもので、配線の段切れを防止でき、ソース領域、ドレイン領域及びゲート電磁を確実に分離できるようにし、かつ短チャネル効果によるしきい値電圧の姿動の抑制も可能で、しかも微細化も可能なMOS 型半導体装置の製造方法を提供するものである。

即ち本発明は上記目的を達成する為に、半導体 基体の一部に凹部を形成してソース及びドレイン となる領域を分離し、その凹部にゲート絶縁膜を 形成し、その後そのゲート絶縁膜上を含む基体上 にゲート電磁材料例をはボリシリコン脳及び窒化 腹を形成し、しかる後この窒化膜及びゲート電極 材料を反応性イオンエッチングを行い、凹部のみ にゲート電極材料を致すようにした MOS 選半導体 装置の製造方法である。

そこで本発明における凹部にゲート 電極材料を 形成する方法としては、次のような選化膜のエッ チング特性を用いている。 第 2 図の (4) のように 翌化腹21をレジスト22をプロックとして、 CF。+ H<sub>2</sub> (33%)で反応性イオンエッチング (RIE) を行

(3)

如く形成する。

次にレジスト45を盗布した後、ゲート領域のパターニングを行ない、ゲート領域のみレジストを除去し、レジスト45をマスクとしてシリコン基体41のエッチングを行ない、凹部を第4図(b)の如く形成する。このようにしてソース領域44a及びドレイン領域44b となる領域を形成する。

この後レジスト 45 を除去し、熟酸化することによりゲート酸化膜 46 を第 4 図(c)の如く形成する。 次にゲート酸化膜 46 上全面に多結晶シリコン増 47 を堆積し、引続きブラズマ窒化膜例えば Si, N4 膜 8 48を第 4 図(d)の如く堆積する。

次に、CF4+Heガス雰囲気中で、RIEを行なうと窒化膜48のエッチングレートが上述したように凹部では低いため、凹部でのエッチングは遅く次第に第4凶(e)の如く平担化される。

更に、盤化版 48 と多結晶シリコン 増 47 のエッチング速度かほぼ等しくなるようなエッチング条件で RIE を行ない、 弦つた壁化版 48 及び多結晶シリコン層 47 を乳 4 凶 (f) の如くエッチングする。 この

なつた場合、パターンの巾Wとエッチングの深さ Dとの関係は、第2図の (ロ) に示すようになる。 との第2図の (ロ) を見ると、パターン巾が小さい程 エッチングレートが小さいことがわかる。

そこで例えば、第3凶(a)に示すように、シリコン基体31上に多結晶シリコン局32をデポジットしてパターニングし、この上に蜜化膜33をデポジットした後、CF.+H.でRIEを行なうと、第3凶(b)に示されるように、エッチングレートに違いにより凹部が平担化される。

本発明では、このような営化膜のエッチング特性を用い、窒化膜表面を平担化することを利用する MOS 型半導体装置の製造方法を示している。

次に本発明をn チャネル MOS 型トランジスタに通用し、その製造方法を実施例として第4図(a)~(h)に基づいて説明する。

まず、 p 型単結晶シリコン基体41に通常の方法により累子領域42以外にフィールド酸化膜43を形成した後、砒素をその累子領域全面にイオン注入を行ない、熱処理を行なつて、拡散周44を第4四回の

(4)

ようにして凹部のみに多結晶シリコン層 47 を残す。 この多結晶シリコン層 47 がゲート電極となる。

このようにしてゲート領域以外の多結晶シリコン層 48 がエッチングされた後、沸化アンモニウム路液に受して凹部以外の酸化膜 46 をはくりする。次に層間絶縁膜として酸化シリコン膜 49 を気相成長 (CVD)により堆積したのち、ソース領域 44a,ドレイン領域 44b 及びゲート電極 47 と配線の接続のため、コンタクトホールを第 4 図 (g) の如く開孔する。

そして最後にAlを蒸磨して、ソース領域44a.ドレイン領域44b 及びゲート電極47のAl 配線50,51,52を行ない、第4図(b)の如くnチャネルMOS型トランジスタを製造した。

上記與施例で得られた n チャネル MOS型トランジスタは、第 4 図 (h) に示す如く p 型単結晶シリコン基体 41 の凹部にゲート酸化膜 46 , 多結晶シリコンゲート電極 47 が形成されている。このため、製子の要面はほぼ平捆化されており、 A e の配線の数切れを防止でき、又短チャネル効果によるし

きい他の変動も抑制することができ、ソース領域 及びドレイン領域とゲート電極とが確実に分離された MOS 選半導体装置を簡便で、かつ高歩留まり で製造しりるごとができる。

尚上記與施例の方法において、ソース領域及びドレイン領域となる暦44をイオン注入により凹部を形成した後でしたが、凹部を形成した後でしかも凹部のみに多結晶シリコン暦47即ちゲート電極となる多結晶シリコン暦47中の抵抗も下がり電極として望ましい状態となる。

また上記契施例ではゲート & 極材料として多結晶シリコンを用いたが、メタルシリサイド或いはA&であつても上記契施例と回様の効果を有する。

#### 4. 図面の簡単な説明

第1図は従来の MOS 型半導体装置の製造方法を 説明するための構成断面図、第2図(4)(中)は本発 明の反応性イオンエッチング(RIE)方法を説明

(7)

する為の図で(イ)は選化膜をレジストをブロックとしてRIEを行なつた場合の断面図、(ロ)は(イ)のWに対するDの関係を示した曲級図、第3図(a)。(b)は不発明の基本構成を説明するための図で、(a)はシリコン基体に多結晶シリコンをデポジットしてパターニングし、この上に図化膜をデポジットした状態を示す断面図、(b)は(a)の状態の後RIEを行つた状態を示す断面図、第4図(a)~(h)は本発明の一実施例を説明する為の工程断面図である。

41: シリコン基体、 43: フイルド酸化膜、 41a: ソース領域、 44b: ドレイン領域、


45: レジスト、 46: ゲート酸化膜、


47: ゲート 電極となる多結晶 シリコン 層、 48: 窒化膜、 49: 酸化膜、


50,51 及び52: 配線。

代理人 弁理士 則 近 窟 佑(ほか1名)

(8)







# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.